31#define RUE_CONFIG_IDX 0
32#define RUE_IFACE_IDX 0
34#define RUE_INTR_PKTLEN 0x8
37#define RUE_MIN_FRAMELEN 60
40#define RUE_IDR0 0x0120
41#define RUE_IDR1 0x0121
42#define RUE_IDR2 0x0122
43#define RUE_IDR3 0x0123
44#define RUE_IDR4 0x0124
45#define RUE_IDR5 0x0125
47#define RUE_MAR0 0x0126
48#define RUE_MAR1 0x0127
49#define RUE_MAR2 0x0128
50#define RUE_MAR3 0x0129
51#define RUE_MAR4 0x012A
52#define RUE_MAR5 0x012B
53#define RUE_MAR6 0x012C
54#define RUE_MAR7 0x012D
57#define RUE_CR_SOFT_RST 0x10
60#define RUE_CR_EP3CLREN 0x02
63#define RUE_TCR_TXRR1 0x80
64#define RUE_TCR_TXRR0 0x40
65#define RUE_TCR_IFG1 0x10
66#define RUE_TCR_IFG0 0x08
67#define RUE_TCR_NOCRC 0x01
68#define RUE_TCR_CONFIG (RUE_TCR_TXRR1 | RUE_TCR_TXRR0 | \
69 RUE_TCR_IFG1 | RUE_TCR_IFG0)
72#define RUE_RCR_TAIL 0x80
73#define RUE_RCR_AER 0x40
74#define RUE_RCR_AR 0x20
75#define RUE_RCR_AM 0x10
76#define RUE_RCR_AB 0x08
77#define RUE_RCR_AD 0x04
78#define RUE_RCR_AAM 0x02
79#define RUE_RCR_AAP 0x01
80#define RUE_RCR_CONFIG (RUE_RCR_TAIL | RUE_RCR_AD)
84#define RUE_CON0 0x0135
85#define RUE_CON1 0x0136
87#define RUE_PHYADD 0x0138
88#define RUE_PHYDAT 0x0139
90#define RUE_PHYCNT 0x013B
91#define RUE_PHYCNT_PHYOWN 0x40
92#define RUE_PHYCNT_RWCR 0x20
94#define RUE_GPPC 0x013D
95#define RUE_WAKECNT 0x013E
97#define RUE_BMCR 0x0140
98#define RUE_BMCR_SPD_SET 0x2000
99#define RUE_BMCR_DUPLEX 0x0100
101#define RUE_BMSR 0x0142
103#define RUE_ANAR 0x0144
104#define RUE_ANAR_PAUSE 0x0400
106#define RUE_ANLP 0x0146
107#define RUE_ANLP_PAUSE 0x0400
109#define RUE_AER 0x0148
111#define RUE_NWAYT 0x014A
112#define RUE_CSCR 0x014C
114#define RUE_CRC0 0x014E
115#define RUE_CRC1 0x0150
116#define RUE_CRC2 0x0152
117#define RUE_CRC3 0x0154
118#define RUE_CRC4 0x0156
120#define RUE_BYTEMASK0 0x0158
121#define RUE_BYTEMASK1 0x0160
122#define RUE_BYTEMASK2 0x0168
123#define RUE_BYTEMASK3 0x0170
124#define RUE_BYTEMASK4 0x0178
126#define RUE_PHY1 0x0180
127#define RUE_PHY2 0x0184
129#define RUE_TW1 0x0186
131#define RUE_REG_MIN 0x0120
132#define RUE_REG_MAX 0x0189
135#define RUE_EEPROM_BASE 0x1200
136#define RUE_EEPROM_IDR0 (RUE_EEPROM_BASE + 0x02)
137#define RUE_EEPROM_IDR1 (RUE_EEPROM_BASE + 0x03)
138#define RUE_EEPROM_IDR2 (RUE_EEPROM_BASE + 0x03)
139#define RUE_EEPROM_IDR3 (RUE_EEPROM_BASE + 0x03)
140#define RUE_EEPROM_IDR4 (RUE_EEPROM_BASE + 0x03)
141#define RUE_EEPROM_IDR5 (RUE_EEPROM_BASE + 0x03)
142#define RUE_EEPROM_INTERVAL (RUE_EEPROM_BASE + 0x17)
144#define RUE_RXSTAT_VALID (0x01 << 12)
145#define RUE_RXSTAT_RUNT (0x02 << 12)
146#define RUE_RXSTAT_PMATCH (0x04 << 12)
147#define RUE_RXSTAT_MCAST (0x08 << 12)
149#define GET_MII(sc) uether_getmii(&(sc)->sc_ue)
175#define RUE_FLAG_LINK 0x0001
178#define RUE_LOCK(_sc) mtx_lock(&(_sc)->sc_mtx)
179#define RUE_UNLOCK(_sc) mtx_unlock(&(_sc)->sc_mtx)
180#define RUE_LOCK_ASSERT(_sc, t) mtx_assert(&(_sc)->sc_mtx, t)
struct rue_intrpkt __packed
struct usb_xfer * sc_xfer[RUE_N_TRANSFER]